首页 > 应用 > 工业控制

去耦电容的有效使用方法要点一

2019-03-13

去耦电容的有效使用方法HJV电子头条

 HJV电子头条

去耦电容有效使用方法的要点大致可以分为两种。HJV电子头条

 HJV电子头条

本文就以下三点中的“要点1”进行介绍,请大家继续期待今后的文章。HJV电子头条

 HJV电子头条

● 要点1:使用多个去耦电容HJV电子头条

 HJV电子头条

● 要点2:降低电容的ESL(等效串联电感)HJV电子头条

 HJV电子头条

● 其他注意事项HJV电子头条

 HJV电子头条

要点1:使用多个去耦电容HJV电子头条

 HJV电子头条

去耦电容的有效使用方法之一是用多个(而非1个)电容进行去耦。使用多个电容时,使用相同容值的电容时和交织使用不同容值的电容时,效果是不同的。HJV电子头条

 HJV电子头条

使用多个容值相同的电容时HJV电子头条

 HJV电子头条

下图是使用1个22µF的电容时(蓝色)、增加1个变为2个时(红色)、再增加1个变为3个(紫色)时的频率特性。HJV电子头条

 HJV电子头条

如图所示,当增加容值相同的电容后,阻抗在整个频率范围均向低的方向转变,也就是说阻抗越来越低。HJV电子头条

 HJV电子头条

这一点可通过思考并联连接容值相同的电容时,到谐振点的容性特性、取决于ESR(等效串联电阻)的谐振点阻抗、谐振点以后的ESL(等效串联电感)影响的感性特性来理解。HJV电子头条

 HJV电子头条

QQ截图20190313164747.jpgHJV电子头条

并联的电容容值是相加的,所以3个电容为66µF,容性区域的阻抗下降。HJV电子头条

 HJV电子头条

谐振点的阻抗是3个电容的ESR并联,因此为,假设这些电容的ESR全部相同,则ESR减少至1/3,阻抗也下降。HJV电子头条

 HJV电子头条

谐振点以后的感性区域的ESL也是并联,因此为,假设3个电容的ESL全部相同,则ESL减少至1/3,阻抗也下降。HJV电子头条

 HJV电子头条

由此可知,通过使用多个相同容值的电容,可在整个频率范围降低阻抗,因此可进一步降低噪声。HJV电子头条

 HJV电子头条

使用多个容值不同的电容时HJV电子头条

 HJV电子头条

这些曲线是在22µF的电容基础上并联增加0.1µF、以及0.01µF的电容后的频率特性。HJV电子头条

 HJV电子头条

通过增加容值更小的电容,可降低高频段的阻抗。相对于一个22µF电容的频率特性来说,0.1µF和0.01µF的特性是合成后的特性(红色虚线)。HJV电子头条

 HJV电子头条

这里必须注意的是,有些频率点产生反谐振,阻抗反而增高,EMI恶化。反谐振发生于容性特性和感性特性的交叉点。HJV电子头条

 HJV电子头条

QQ截图20190313164756.jpgHJV电子头条

所增加电容的电容量,一般需要根据目标降噪频率进行选型。HJV电子头条

 HJV电子头条

另外,在这里给出的频率特性波形图是理想的波形图,并未考虑PCB板的布局布线等引起的寄生分量。在实际的噪声对策中,需要考虑寄生分量的影响。下一篇文章将介绍第2个要点。HJV电子头条

 HJV电子头条

关键要点:HJV电子头条

 HJV电子头条

去耦电容的有效使用方法有两个要点:HJV电子头条

 HJV电子头条

①使用多个电容HJV电子头条

 HJV电子头条

②降低电容的ESL。HJV电子头条

 HJV电子头条

使用多个电容时,容值相同时和不同时的效果不同。HJV电子头条