首页 > 应用 > 工业控制

DSP中数字下变频的基础知识

Steve Arar 2019-03-28

本文讨论了数字下变频,这是一种广泛用于数字无线电接收机的数字信号处理技术。1St电子头条

 1St电子头条

数字下变频是一种广泛用于数字无线电接收机的数字信号处理技术。本文将回顾数字下变频器(DDC)的基础知识。我们首先看一下使用DDC而不是模拟DDC的优点。然后,我们将讨论一个示例并探讨DDC的基本操作。1St电子头条

 1St电子头条

为了理解使用DDC的优势,我们首先回顾一下传统的双向下转换接收器并检查它的缺点。基本的双下变频接收器如图1所示。正如您所看到的,在信号由模数转换器(ADC)数字化之前,有几个模拟模块。1St电子头条

 1St电子头条

1.jpg1St电子头条

图1. 单击放大。1St电子头条

 1St电子头条

以下部分回顾了上述接收器中使用的每个模块的基本功能。如果您熟悉RF工程的基础知识,可以通过下一部分来更新您的知识; 否则,您可能需要从AAC的RF教科书中读取一些页面。1St电子头条

 1St电子头条

基本的双下变频接收器1St电子头条

 1St电子头条

在图1的接收机中,第一个带通滤波器BPF1对第一个混频器执行镜像抑制,在图中标记为“RF混频器”。它还部分地抑制了天线拾取的干扰。这放宽了低噪声放大器(LNA)的线性要求。1St电子头条

 1St电子头条

带通滤波器的输出由LNA放大。与期望信号相比,这种放大使得由后续级贡献的噪声相对较小。以这种方式,接收器对LNA之后的级的噪声变得不太敏感。1St电子头条

 1St电子头条

然后,节点B处的放大信号被下变频到中频,fIF,由RF混频器。1St电子头条

 1St电子头条

现在所需信号已经下变频到较低频率,我们可以更容易地构建相对高Q的滤波器BPF2,并部分地执行信道选择。注意,由于接收器的双下转换结构,第一个混频器的中频,fIF,可以比较高。这放宽了BPF1的要求。1St电子头条

 1St电子头条

接下来,信号通过由振荡器2驱动的正交混频器(见图1)。振荡器2的频率等于fIF,以便将所需频带的中心频率转换为DC。这意味着我们不需要IF混频器的镜像抑制滤波器。1St电子头条

 1St电子头条

接下来,我们通过基带低通滤波器(LPF)执行通道选择,最后,ADC将数字化所需信号,结果将由数字信号处理器(DSP)进一步处理。DSP引擎将执行均衡,解调和信道解码等操作。1St电子头条

 1St电子头条

传统无线电接收机的缺点和解决方案1St电子头条

 1St电子头条

我们可以考虑图1所示的双下变频接收机的三个主要限制:1St电子头条

 1St电子头条

1.两个基带路径必须高度匹配。蓝色路径中的IF混频器,LPF和ADC必须与绿色路径中的相应组件匹配。1St电子头条

 1St电子头条

2.所述模拟滤波器引入相位失真。1St电子头条

 1St电子头条

3.ADC注入一个DC项,无法从所需信息中轻松删除。请注意,图1的IF混频器将所需通道的中心频率转换为DC,其中ADC可以注入误差项。这种ADC偏移可以通过其构建模块(如放大器和比较器)的偏移产生。即使将零信号施加到ADC,偏移项也会导致非零数字代码。这在以非常低的频率传送信息的系统中非常重要。1St电子头条

 1St电子头条

我们可以解决接收器DSP部分的这些不完善之处; 然而,更好的解决方案是将A / D转换器放在接收器链中的正交混频器之前。如图2所示。1St电子头条

 1St电子头条

2.jpg1St电子头条

图2.  单击放大。1St电子头条

 1St电子头条

如您所见,现在A / D转换发生在IF而不是基带。这意味着ADC必须以更高的采样率运行。如图所示,ADC之后的模块都在数字域中运行。例如,图2中的振荡器2的输出实际上是对应于正弦和余弦信号的数字值。为了实现振荡器2,我们通常使用直接数字合成器(DDS)。使用两个数字乘法器执行第二次下变频,并且LPF是数字滤波器。1St电子头条

 1St电子头条

如上所述,利用图2的结构,ADC必须以更高的采样率工作。这可能被认为是一个缺点,但DDC方法也提供了显着的好处:1St电子头条

 1St电子头条

1.现在,IF混频器和LPF是数字电路。因此,消除了由模拟部件之间的不匹配引起的不平衡相关的失真。1St电子头条

 1St电子头条

2.与模拟域不同,我们可以轻松设计线性相位数字滤波器。1St电子头条

 1St电子头条

3.在信号通过IF混频器之前,ADC注入的DC项可以通过数字滤波器轻松消除(例如,参见无线通信和广播中数字前端的第12章 )。1St电子头条

 1St电子头条

请注意,虽然图2中的接收器DSP引擎外部具有正交混频器和LPF,但我们当然可以在系统的DSP平台中实现这些模块。此外,在基带LPF之后,我们可以显着降低采样率而不会丢失所需的信息(有关更多信息,请参阅我关于  多速率DSP及其在A / D转换中的应用的文章  )。因此,我们可以重新绘制图2中虚线框内的电路,如图3所示。该块称为数字下变频器或DDC。1St电子头条

 1St电子头条

3.jpg1St电子头条

图31St电子头条

 1St电子头条

数字下变换1St电子头条

 1St电子头条

假设在模数转换之后,所需信号的频谱如图4所示。1St电子头条

 1St电子头条

4.jpg1St电子头条

图41St电子头条

 1St电子头条

所需信号的中心频率为110 MHz,带宽为4 MHz(该图显示了正频率和负频率)。此外,我们假设ADC正在以440 MSPS(每秒兆样本)的速率生成样本。DDC如何处理此输入?1St电子头条

 1St电子头条

DDC使用的DDS将产生110 MHz的正弦和余弦信号。这些正弦和余弦函数中的每一个都会导致± 110兆赫。由于时域中的乘法对应于频域中的卷积,因此我们将得到图5中针对图3中的节点A和B的频谱。1St电子头条

 1St电子头条

5.jpg1St电子头条

图51St电子头条

 1St电子头条

如你所见,频移 ± 110MHz已将图4的蓝色频谱转换为220 MHz和DC。类似地,绿色光谱转移到DC和-220MHz。我们能够为节点A和B使用一个图,因为这两个节点具有相同的幅度特性,图5仅传达幅度谱。节点A的相位谱与节点B的相位谱不同。1St电子头条

 1St电子头条

在图5中,请注意下变频后信号边带在DC周围重叠。考虑到这种重叠,我们是否可以仅使用以DC为中心的部分频谱来恢复所需的信息?我们可以; 我们使用正交混合,它产生两个相同的振幅光谱,但也产生两个不相同的相位光谱,重叠区域的相位光谱允许我们恢复原始信息。由于这种重叠不是问题,2 MHz以上的频率分量不提供任何必要的信息,因此我们可以在数字混频器之后放置一个LPF,以仅保持低于2 MHz的频率分量。这种低通滤波(如图3中的单级滤波器所示)通常实现为两级滤波器,如图6所示。1St电子头条

 1St电子头条

6.jpg1St电子头条

图61St电子头条

 1St电子头条

第一级LPF1可以设计用于消除以220 MHz为中心的高频分量。为此,我们需要一个LPF,其通带扩展到大约2 MHz,阻带从大约218 MHz开始。该过滤操作有时被称为过滤由DDS创建的图像信号。1St电子头条

 1St电子头条

第二级LPF2消除了2 MHz和218 MHz之间的任何不需要的频率成分。在LPF2之后,信号不包含超出预期信息带宽的频率分量(即2 MHz),但我们仍然使用440 MSPS来表示此信号。因此,我们可以应用下采样概念来降低采样率。1St电子头条

 1St电子头条

更有效的实现方式是将LPF2分解为级联级,并在每个级之后执行整体下采样的一部分。再次,有关DDC的FPGA实现的更多详细信息,请阅读上面提到的本书的第12章。1St电子头条

 1St电子头条

结论1St电子头条

 1St电子头条

在本文中,我们研究了使用DDC的好处。我们看到DDC可以改善基本双下变频接收器的性能:它可以消除由模拟IF混频器产生的与失衡相关的失真,并避免模拟滤波器的相位失真。在DDC之后,采样率显着降低,我们可以更有效地实现进一步处理数据的DSP例程。  1St电子头条